AArch64 MP+dmb.ld+dmb.sy
"DMB.LDdWW Rfe DMB.SYdRR Fre"
Cycle=Rfe DMB.SYdRR Fre DMB.LDdWW
Relax=
Safe=Rfe Fre DMB.LDdWW DMB.SYdRR
Prefetch=0:x=F,0:y=W,1:y=F,1:x=T
Com=Rf Fr
Orig=DMB.LDdWW Rfe DMB.SYdRR Fre
{
0:X1=x; 0:X3=y;
1:X1=y; 1:X3=x;
}
P0 | P1 ;
MOV W0,#1 | LDR W0,[X1] ;
STR W0,[X1] | DMB SY ;
DMB LD | LDR W2,[X3] ;
MOV W2,#1 | ;
STR W2,[X3] | ;
exists
(1:X0=1 /\ 1:X2=0)