Test R0090

PPC R0090
"PodWR PodRR DpCtrldW Wse SyncdWR Fre"
Cycle=Fre PodWR PodRR DpCtrldW Wse SyncdWR
Relax=[Wse,SyncdWR,Fre]
Safe=PodWR PodRR DpCtrldW
Prefetch=0:x=F,0:a=W,1:a=F,1:x=T
Com=Ws Fr
Orig=PodWR PodRR DpCtrldW Wse SyncdWR Fre
{
0:r2=x; 0:r4=y; 0:r6=z; 0:r8=a;
1:r2=a; 1:r4=x;
}
 P0           | P1           ;
 li r1,1      | li r1,2      ;
 stw r1,0(r2) | stw r1,0(r2) ;
 lwz r3,0(r4) | sync         ;
 lwz r5,0(r6) | lwz r3,0(r4) ;
 cmpw r5,r5   |              ;
 beq  LC00    |              ;
 LC00:        |              ;
 li r7,1      |              ;
 stw r7,0(r8) |              ;
exists
(a=2 /\ 1:r3=0)