Test R0060

PPC R0060
"PosWR PosRR DpAddrdW Wse SyncdWR Fre"
Cycle=Fre PosWR PosRR DpAddrdW Wse SyncdWR
Relax=[Wse,SyncdWR,Fre]
Safe=PosWR PosRR DpAddrdW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=T
Com=Ws Fr
Orig=PosWR PosRR DpAddrdW Wse SyncdWR Fre
{
0:r2=x; 0:r7=y;
1:r2=y; 1:r4=x;
}
 P0            | P1           ;
 li r1,1       | li r1,2      ;
 stw r1,0(r2)  | stw r1,0(r2) ;
 lwz r3,0(r2)  | sync         ;
 lwz r4,0(r2)  | lwz r3,0(r4) ;
 xor r5,r4,r4  |              ;
 li r6,1       |              ;
 stwx r6,r5,r7 |              ;
exists
(y=2 /\ 1:r3=0)