Test MP+PPO156

PPC MP+PPO156
"Fre LwSyncdWW Rfe DpAddrdW PosWW PosWR DpAddrdR PosRR DpAddrdR"
Cycle=Rfe DpAddrdW PosWW PosWR DpAddrdR PosRR DpAddrdR Fre LwSyncdWW
Relax=
Safe=Rfe Fre PosWW PosWR PosRR LwSyncdWW DpAddrdW DpAddrdR
Prefetch=1:x=T
Com=Rf Fr
Orig=Fre LwSyncdWW Rfe DpAddrdW PosWW PosWR DpAddrdR PosRR DpAddrdR
{
0:r2=x; 0:r4=y;
1:r2=y; 1:r5=z; 1:r10=a; 1:r14=x;
}
 P0           | P1               ;
 li r1,1      | lwz r1,0(r2)     ;
 stw r1,0(r2) | xor r3,r1,r1     ;
 lwsync       | li r4,1          ;
 li r3,1      | stwx r4,r3,r5    ;
 stw r3,0(r4) | li r6,2          ;
              | stw r6,0(r5)     ;
              | lwz r7,0(r5)     ;
              | xor r8,r7,r7     ;
              | lwzx r9,r8,r10   ;
              | lwz r11,0(r10)   ;
              | xor r12,r11,r11  ;
              | lwzx r13,r12,r14 ;
exists
(z=2 /\ 1:r1=1 /\ 1:r13=0)