Test LB0033

ARM LB0033
"DpDatadW Rfe DpDatadW PodWR DpDatadW Rfe"
Cycle=Rfe DpDatadW Rfe DpDatadW PodWR DpDatadW
Relax=[Rfe,DpDatadW,Rfe]
Safe=PodWR DpDatadW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=W
Com=Rf Rf
Orig=DpDatadW Rfe DpDatadW PodWR DpDatadW Rfe
{
%x0=x; %y0=y;
%y1=y; %z1=z; %a1=a; %x1=x;
}
 P0           | P1           ;
 LDR R0,[%x0] | LDR R0,[%y1] ;
 EOR R1,R0,R0 | EOR R1,R0,R0 ;
 ADD R1,R1,#1 | ADD R1,R1,#1 ;
 STR R1,[%y0] | STR R1,[%z1] ;
              | LDR R2,[%a1] ;
              | EOR R3,R2,R2 ;
              | ADD R3,R3,#1 ;
              | STR R3,[%x1] ;
Observed
    0:R0=1; 1:R0=1;